PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-111075

(43) Date of publication of application: 24.04.1990

(51)Int.CI.

H01L 29/788 H01L 27/115

H01L 29/792

(21)Application number: 63-265160

(71)Applicant: HITACHI LTD

(22)Date of filing:

20.10.1988

(72)Inventor: NISHIMOTO TOSHIAKI


KOMORI KAZUHIRO

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To improve data erasure characteristics by extending a field insulation film which separates a memory cell in the direction crossing a ward line at right angle and by connecting a source region of each memory cell using a common source wire extended in parallel to the word line.

CONSTITUTION: For example, a plurality of field insulation films 2 consisting of SiO2 are extended on a semiconductor substrate 1 consisting of, for example, a p-type silicon single crystal and the field insulation film 2 is in a configuration where a plurality of field insulation films are connected in band shape. In this case, by extending the field insulation film 2 in the direction crossing a word line WL in band shape, coupling capacity formed between a source region 5 and a floating gate 4 becomes constant in all memory cells. It improves data erasure characteristics.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報(A)

平2-111075

®Int. Cl. 5

識別記号

庁内整理番号

國公開 平成2年(1990)4月24日

H 01 L 29/788 27/115 29/792

7514-5F H 01 L 29/78 3 7 1 8624-5F 27/10 4 3 4

審査請求 未請求 請求項の数 4 (全16頁)

❷発明の名称 半導体装置およびその製造方法

②特 願 昭63-265160

@出 願 昭63(1988)10月20日

個発明者 西本

敏 明

東京都小平市上水本町5丁目20番1号 株式会社日立製作

所武蔵工場内

@発明者 小森

和宏

東京都小平市上水本町5丁目20番1号 株式会社日立製作

所武蔵工場内

⑦出 願 人 株式会社日立製作所

、 弁理士 筒井 大和

東京都千代田区神田駿河台4丁目6番地

明細有

1. 発明の名称

砂代

理

- 半導体装置およびその製造方法
- 2. 特許請求の範囲
 - 1. フローチィングゲートとコントロールが ートとコントロールが 作成 にからなる 二層ゲート 構造のメモリセルを 構造された データ 線 を通じて 所定 のメモリであった 接速 択する 不揮発性 MOS・FETメモリであった 膜 もことを ける カード 線 と直 交する 方向に 延在 させた 共通ソース 線 と 平行する 方向に 延在 させた 共通ソース 線 と したことを 特徴とする 半導体 装置。
 - 2. 前記共通ソース線の一部が、前記ワード線上を覆っていることを特徴とする請求項目記載の 半導体装置。
 - フローティングゲートとコントロールゲート とからなる二層ゲート構造のメモリセルを備え、 前記メモリセルの各々のドレイン領域に接続さ

- 4. 前記コントロールゲートに用いる導電膜の上に絶縁膜を被着し、フローティングゲートとコントロールゲートとを重ね切りで形成した後、前記フローティングゲートとコントロールゲートとの側壁にスペーサを形成し、次いで、前記共通ソース線を形成することを特徴とする請求項3記載の半導体装置の製造方法。
- 3. 発明の詳細な説明
 - [産業上の利用分野]

本発明は、半導体装置およびその製造技術に関

し、特にデータの消去ならびに再書き込みが可能な不揮発性MOS・FETメモリに適用して有効な技術に関するものである。

〔従来の技術〕

データの消去ならびに再審き込みが可能な不揮発性メモリ (Erasable Programmable Read Only Memory: 以下、EPROMという) については、例えば株式会社オーム社、昭和59年11月30日発行、「LSIハンドブック」P518~P529に記録がある。

上記EPROMは、従来、メモリセルが1トランジスタで構成されたnチャネル形チャネル住入 構造のMOS・EPROMが主流となっており、 メモリセルをnチャネルMOS・FETで構成し、 周辺回路をCMOS(Complementary MOS)・ FETで構成することによって、低電力化および 高速化を実現している。

上記MOS・EPROMのメモリセルアレイは、 通常、第11図に示すように、半導体基板 3 0 に 形成されたソース領域 3 1 とドレイン領域 3 2 と がメモリセルごとに向かい合うレイアウトになっ ている。

ドレイン領域32は、フィールド絶縁膜33によってメモリセルごとに分離され、各ドレイン領域32には、コンタクトホール34を介してデータ線OLが接続されている。一方、ソース領域31は、すべてのメモリセルで共通なレイアウトになっている。各メモリセルのソース領域31とドレイン領域32との間には、フローティングゲート35と、ワード線肌を兼ねるコントロールゲート36とが上記データ線OLと直交する方向に延在している。

上記MOS・EPROMの製造工程では、フィールド絶縁膜とゲート 絶縁膜とが形成された基質上に、第1層目のポリシリコン (多結晶Si)膜を披着し、次いで、このポリシリコン膜を無酸化してその表面に絶縁膜を形成した後、さらに第2層目のポリシリコン膜を重ね切りでエッチングすることによって、前記したフロ

ーティングゲートとコントロールゲートとを同時 に形成している。

〔発明が解決しようとする課題〕

しかしながら、本発明者の検討によれば、上記した従来のMOS・EPROMには、次のような問題がある。

まず、MOS・EPROMでは、メモリセルを 分離するフィールド絶縁膜は、設計上、その四隅 が直角となるように定義されている。ところが、 実際の延収上に作成されるフィールド絶縁膜は、 リソグラフィエ程や酸化工程を経るに従い、その 四額が次第に丸くなってしまう。

すると、ワード級ML (コントロールゲート)を
パターニングする際のレジストマスクに、合わせ
ずれや回転ずれが生じた際、第12図に示すよう
に、偶数番目のワード線(NL1、NL1・・・・・) または奇数
番目のワード線(NL1、NL1・・・・・) のいずれか一方(第 12図では、偶数番目のワード線NL2、NL1)が、フィールド絶縁膜33の丸くなった箇所の上に配置
されるため、ソース領域31とフローティングゲ ート 3 5 との間に形成されるカップリング容量(Cs) が、偶数番目のワード線(MLs, MLs...) と奇 数番目のワード線(MLs, WLs,...) とで異なってしま う。

その結果、特にソースに高電圧を印加し、フローティングゲートからのトンネル電流(ファウラー・ノルトハイムトンネル電流とEPROMでは、フローティングゲート電位(V・)が変動し、データ消去特性がワード線別しる。また、上記したカップリング容量(C・)のばらつきを防止するのは、レジストマスクの合わせずれや回転ずれの余裕を大きくすると、メモリセルのサイズが増大してもうという問題が生じる。

次に、MOS・EPROMの製造工程では、フローティングゲートとコントロールゲートとを形成する際、第13図に示すように、まず、基版30上に被着した第1層目のポリシリコン膜37の一部(図の点線で示す領域)をエッチングで除去

した後、第2層目のポリシリコン膜を披着し、次いで、上記第1層目および第2層目のポリシリコン膜を重ね切りでエッチングしている。

ところが、このような製造方法を用いると、第 1 4 図に示すように、上記した重ね切りの工程で ソース領域 3 1 の一部(図の斜線で示す箇所)が オーバーエッチングされ、基板 3 0 が削られてし まうため、この箇所で接合リーク電流が生じたり、 ソース領域 3 1 が断線したりする不良が発生し、 MOS・EPROMの製造歩留りが低下してしま うという問題が生じる。

本発明は、上記した問題点に着目してなされたものであり、その目的は、MOS・EPROMのデータ消去特性を向上させることのできる技術を提供することにある。

本発明の他の目的は、MOS・EPROMの製造歩留りを向上させることのできる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および抵付図面から明らか

とを重ね切りで形成した後、上記した共通ソース 線を形成するM·O S·E P R O M の製造方法であ ス

請求項4記載の発明は、上記したMOS・EPROMを製造する際、コントロールゲート用導電膜の上に絶縁膜を被着した後、フローティングゲートとコントロールゲートとを重ね切りで形成し、次いで、上記フローティングゲートとコントロールゲートとの側壁にスペーサを形成した後、共通ソース線を形成するMOS・EPROMの製造方法である。

(作用)

請求項1記載の発明によれば、帯状に延在されたフィールド絶縁関上にワード線(コントロールゲート)が配置されるため、ワード線をパターニングする際、レジストマスクに合わせずれや回転ずれが生じた場合でも、ソース領域とフローティングゲートとの間に形成されるカップリング容量が、すべてのメモリセルで一定となる。その結果、特にフラッシュEEPROMでは、ソース領域に

になるであろう。

〔課題を解決するための手段〕

本類において開示される発明のうち、代表的な ものの概要を簡単に説明すれば、次のとおりであ る

すなわち、請求項1記載の発明は、メモリセルを分離するフィールド絶縁膜を、ワード線と直交する方向に延在させるとともに、各メモリセルのソース領域を、ワード線と平行する方向に延在させた共通ソース線で接続したMOS・EPROMである。

請求項2記載の発明は、上記した共通ソース線の一部がワード線上を覆っているMOS・EPR OMである。

請求項3記載の発明は、メモリセルを分離するフィールド絶縁膜を、ワード線と直交する方向に延在させるとともに、各メモリセルのソース領域を、ワード線と平行する方向に延在させた共通ソース線で接続するMOS・EPROMを製造する際、フローティングゲートとコントロールゲート

高電圧 (V_s) を印加したときのフローティング ゲート電位 (V_r) が安定し、データ消去特性が 安定する。

請求項2記載の発明によれば、バッシベーション

フローティングゲートに浸入する水 分が共通ソース 譲によって 遮蔽されるため、フローティングゲートに注入された電荷の拡散が防止 され、EPROMのデータ保持特性が向上する。

請求項3記載の発明によれば、フローティング ゲートとコントロールゲートとを重ね切りで形成 する際のオーバーエッチング領域がフィールド絶 縁襲上に位置するので、基板の削れが防止される。

その結果、接合リーク電流の発生やソース領域の断線が防止され、MOS・EPROMの製造歩留りが向上する。

請求項4記載の発明によれば、共通ソース線を 自己整合的に形成することができるため、ソース 領域上の絶縁膜を明孔してコンタクトホールを形 成する際のマスク合わせ余裕が不要となり、メモ リセルのサイズを縮小することができる。

(事節例1)

第1図は、本発明の一実施例である半導体装置のメモリセルアレイを示す半導体基板の要部平面図、第2図は、第1図のⅡ-Ⅱ線断面図、第3図は、第1図のⅢ-Ⅲ線断面図、第4図(a)~(f)および第5図(a)~(f)は、この半導体装置の製造方法を示す半導体基板の要部断面図である。

本実施例1の半導体装置は、MOS・EPRO Mであり、そのメモリセルアレイは、第1図に示すような構成となっている。なお、第1図では、 説明を簡単にするため、フィールド絶縁膜以外の 絶縁膜の図示は省略する。

例えばり形シリコン単結晶からなる半導体基板 1上には、SiO。からなる複数のフィールド絶 級型2が、図の上下方向に延在されている。この フィールド絶縁膜2は、従来のMOS・EPRO Mのフィールド絶縁膜とは異なり、図の上下方向 に沿って並んだ複数のフィールド絶縁膜同士を帯 状に繋ぎ合わせた構成になっている。

上記帯状のフィールド絶縁膜2と直交する方向

てソース領域 5 に高電圧 (∀。) が印加されるようになっている。

上記した共通ソース線SLの線幅は、繰り合った 2 本のワード線VLの間隔よりも広くなっている。 すなわち、ソース領域 5 の全域およびその両側 のワード線VLの一部は、この共通ソース線SLによって、その上方が覆われている。

共通ソース線SLの上方には、例えばアルミニウム合金からなるデータ線OLが、フィールド絶縁膜2と平行する方向に延在されている。このデータ線DLは、第1図では図示しない絶縁膜とBPSG(Boro Fhospho Silicate Glass)膜とに開孔されたコンタクトホール7bを介して各ドレイン領域6と電気的に接続され、このデータ線OLを通じて所定のドレイン領域6が選択されるようになっている。

第2図および第3図は、上記したメモリセルア レイの断面構造である。これらの図において、8 は、例えばp形不純物イオンが打ち込まれたpゥ ェルであり、9は同じくp形不純物イオンが打ち には、例えばポリシリコンからなるワード線肌が延在されている。このワード線肌は、メモリセルのコントロールゲート3を兼ねており、各メモリセルのコントロールゲート3の下方には、例えばポリシリコンからなるフローティングゲート4が形成されている。

フィールド絶縁腰 2 とワード線肌とで囲まれた 領域の基板 1 には、例えば n 形拡散層からなるソ ース領域 5 とドレイン領域 6 とが形成されている。 このソース領域 5 とドレイン領域 6 とは、メモ リセルごとに向かい合うように配置され、かつ、 フィールド絶縁 腰 2 とワード線肌とを介して互い に分離されている。

ワード線WLの上方には、例えばポリシリコンからなる共通ソース線SLが、ワード線MLと平行する方向に延在されている。この共通ソース線SLは、第1図では図示しない絶縁膜に開孔されたコンタークトホール7aを介してソース領域5と電気的に接続され、データを電気的に消去するフラッシュEEPROMの場合、この共通ソース線SLを通じ

込まれたチャネルストッパ領域である。10は、例えばSiO,からなるゲート絶縁膜であり、1 1はしきい値電圧(Vτω)を制御するためのチャ ネルドープ層である。12,14,15は、例え ぱSiO。からなる絶縁膜であり、13は同じく SiO,からなるスペーサである。16はBPS G膜であり、17は、例えばPSG(Phospho Sil Icate Glass) からなるパッシペーション膜である。

次に、上記した構成からなるMOS・EPROMの製造方法を第4図(3)~(f)および第5図(3)~(f) は、前記年日のと同じく、第1図の『一『線における基板』の断面図であり、第5図(3)~(f) は、前記第3図と同じく、第1図の『一『線における基板』の断面図である。

まず、例えばBF、イオンの打ち込みによって、 基板 1 に p ウェル 8 を形成した後、例えばBF。 イオンの打ち込みと選択酸化法(LOCOS法) とによって、基坂 1 の所定の主面部に帯状のフィ ールド絶縁限 2 とチャネルストッパ領域 9 とを形 成する (第4図(a)、第5図(a))。

次に、基版1を熱酸化することによって、上記ポリシリコン膜19の表面にSiO、からなる絶縁膜12を形成した後、例えばCVD法を用いて、基板1の表面にコントロールゲート(ワード線)

によって、上記絶縁膜14のソース領域5上を明孔してコンタクトホール7 aを形成した後、例えばC V D 法を用いて、舊板1の表面に共通ソース線用の第3層目のポリシリコン膜を被着し、このポリシリコン膜に、例えばPイオンを打ち込んだ後、ホトレジストマスクを用いたエッチングによって、このポリシリコン膜のパターニングを行い、共通ソース線SLを形成する(第4図(e)、第3図(e)

続いて、例えばCVD法を用いて、基板1の表面にSiO:からなる絶縁膜15と、BPSG膜16とを類次接着し、基板1を熱処理することによってBPSG膜16を平坦化した後、ホトレジストマスクを用いたエッチングによって、上記铯 縁膜15およびBPSG膜16のドレイン領域6上を開孔してコンタクトホール7bを形成する。

次に、基切1を無処理することによって、コンタクトホール1bにテーパを設けた後、例えばスパッタ法を用いて、基板1の表面にデータ袋用のアルミニウム合金膜を披着し、ホトレジストマス

用の第2暦目のポリシリコン膜を被着した後、ホトレジストマスクを用いたエッチングで第1暦目のポリシリコン膜19と、その表面の絶縁膜12と、さらにその表面の第2暦目のポリシリコン膜とを重ね切りすることによって、フローティングゲート4およびコントロールゲート3(ワード線Wt)を同時に形成する(第4図(C)、第5図(C))。

続いて、例えばAsイオンの打ち込みによって、 基版1にソース領域5 およびドレイン領域6 を形 成した後、例えばC V D 法を用いて、基版1 の表 面にSiO, がらなる絶縁膜を被着し、この絶縁 膜をエッチングすることによって、フローティン グゲート 4 およびコントロールゲート 3 の側壁に スペーサ1 3 を形成する。このスペーサ1 3 は、 図示しない周辺回路のMOS・FETをL D D (L ightly Doped Drain) 構造にするためのものであ る。その後、例えばC V D 法を用いて、基版1 の 表面にSiO, からなる絶縁膜1 4 を被着する(第4図(d)、第5図(d))。

次に、ホトレジストマスクを用いたエッチング

クを用いたエッチングによって、このアルミニウム合金膜のパターニングを行い、データ線DLを形成する(第 4 図(f)、第 5 図(f))。

最後に、例えばCVD法を用いて、基板1の表面にPSGからなるパッシベーション膜17を抜着することによって、前記第1図~第3図に示された本実節例1のMOS・EPROMが得られる。

以上のような本実施例!によれば、下記の効果 を得ることができる。

(1). フィールド絶縁膜2をワード線別と直交する方向に帯状に延在させたことにより、ワード線別をパターニングする際のレジストマスクに合わせずれや回転ずれが生じた場合でも、従来のように、ワード線別がフィールド絶縁膜の端部の上に配置されることがないため、ソース領域5とフローティングゲート4との間に形成されるカップリング容量(Cs) が、すべてのメモリセルで一定となる

その結果、特にフラッシュEEPROMでは、 ソース領域 5 に高電圧 (Vs) を印加したときの フローティングゲート電位 (V,) か安定し、データ消去特性が安定する。

(2) . 共通ソース線SLの線幅を、勝り合った2本のフード線MLの間隔よりも広くし、ソース領域5の全域およびその両側のワード線MLの一部が、この共通ソース線SLによって覆われるようにしたので、パッシベーション膜17などからフローティングゲート4に浸入する水分が共通ソース線SLによって遮蔽される。

その結果、フローティングゲート4に注入された電荷の拡散が防止されるので、EPROMのデータ保持特性が向上する。

(3). フィールド絶縁膜2を帯状に延在させたことにより、フローティングゲート4とコントロールゲート3とを重ね切りで形成する際のオーバーエッチング領域が、すべてこのフィールド絶縁襲2上に位置するようになるので、基坂1の削れが防止される。

その結果、接合リーク電流の発生やソース領域 5 の断線が防止され、MOS・EPROMの製造 歩留りが向上する。

(実施例2)

第6図は、本発明の他の実施例である半導体装置のメモリセルアレイを示す半導体基版の要認平面図、第7図は、第6図の加一加線断面図、第8図は、第6図の加一加線断面図、第9図(a)~(d) および第10図(a)~(d) は、この半導体装置の製造方法を示す半導体基版の要部断面図である。

本実施例 2 の M O S ・ E P R O M におけるソモリセルアレイの構成を第 6 図~第 8 図に示す。なお、第 6 図では、フィールド絶縁膜以外の絶縁膜の図示は省略してある。

前記実施例1のMOS・EPROMとの相違は、共通ソース線SLをソース領域5上に直に接続している点である。従って、本実施例2のMOS・EPROMにおいては、共通ソース線SLとソース領域5とを接続するためのコンタクトホールは存在しない。

以下、本実施例2のMOS・EPROMの製造 方法を第9図(a)~(d)および第10図(a)~(d)を用い

て説明する。なお、第9図(a)~(d)は、第7図と同じく、第6図のⅥー切線における基板1の断面図であり、第10図(a)~(d)は、第8図と同じく、第6図の垭ー垭線における基板1の断面図である。

第9図(3)および第10図(3)は、この製造方法の中途の工程を示し、それぞれ前記実施例1の第4図(3)および第5図(3)に示す工程に対応している。

すなわち、フィールド絶縁膜2上のフローティングゲート用ポリンリコン膜19を、フィールド 絶縁膜2の延在方向に沿ってエッチングするまで の工程は、前記実施例1と同じでよい。

次に、基版 1 を熟酸化することによって、上記ポリンリコン膜 1 9 の表面に S i O。 からなる絶縁膜 1 2 を形成した後、例えば C V D 法を用いて、 基版 1 の表面にコントロールゲート (ワード線) 用の第 2 層目のポリシリコン膜を坡着する。

続いて、例えばCVD法を用いて、基板1の姿面にSiO。からなる絶縁膜14を被寄する。この絶縁膜14は、後に形成される共通ソース線SLとコントロールゲート3とが短路するのを防ぐた

めのものである。その後、ホトレジストマスクを用いたエッチングで第1 層目のポリシリコン膜 i 9、絶縁膜 1 2、第 2 層目のポリシリコン膜 および絶縁膜 1 4 を重ね切りすることによって、フローティングゲート 4 およびコントロールゲート 3 (フード線ML) を同時に形成する (第 9 図 6)、第 1 0 図 60)。

次に、例えばCVD法を用いて、基板1の表面

に共通ソース線用の第3層目のポリシリコン膜を被着し、このポリシリコン膜に、例えばPイオンを打ち込んだ後、ホトレジストマスクを用いたエッチングによって、このポリシリコン膜のパターニングを行い、ソース領域5上に共通ソース線SLを形成する(第9図位、第10図位)。このとき、コントロールゲート3上には絶縁膜14が披着され、かつ、側壁にはスペーサ13が形成されているので、共通ソース線SLとコントロールゲート3とが短詩する虞れはない。

その後の工程、すなわち、基板1の表面にSiO。からなる絶縁膜15と、BPSG膜16とを 類次被着する工程から、パッシベーション膜17 を被着する最終の工程までは、前記実施例1と同 じでよい。

以上のような製造方法によれば、ソース領域 5 上に自己整合的に共通ソース線SLを形成できるので、ソース領域 5 上の絶縁膜を開孔してコンタクトホールを形成する際のマスク合わせ余裕が不要となり、メモリセルのサイズを縮小することがで

た共通ソース線で接続した請求項1記載の半導体 装置によれば、ソース領域とフローティングゲートとの間に形成されるカップリング容量が、すべ てのメモリセルで一定となる結果、特にフラッシュ EEPROMでは、ソース領域に高電圧を印加 したときのフローティングゲート電位 (Vr) が 安定し、そのデータ消去特性が向上する。

(2) . 上記した共通ソース線の一部が、前記ワード線上を覆っている請求項2記載の半導体装置によれば、バッシベーション膜などからフローティングゲートに浸入する水分が共通ソース線によって遮蔽されるため、フローティングゲートに注入された電荷の拡散が防止され、MOS・EPROMのデータ保持特性が向上する。

(3) . MOS・EPROMのメモリセルを分離するフィールド絶縁膜を、ワード線と直交する方向に延在させるとともに、上記メモリセルの各々のソース領域を、ワード線と平行する方向に延在させた共通ソース線で接続したMOS・EPROMを製造する際、フローティングゲートとコントロー

きる。

従って、本実施例2によれば、前記実施例1の 効果と併せて、MOS・EPROMを微細化する ことができる、という効果が得られる。

以上、本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

前記実施例1、2では、共通ソース線をポリシリコンで形成したが、例えばポリサイドその他の 導電材料で形成してもよい。

〔発明の効果〕

本類において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、 下紀のとおりである。

(1). MOS・EPROMのメモリセルを分離するフィールド絶縁腰を、ワード線と直交する方向に延在させるとともに、上記メモリセルの各々のソース領域を、ワード線と平行する方向に延在させ

ルゲートとを重ね切りで形成した後、共通ソース線を形成する請求項3記載の半導体装置の製造方法によれば、フローティングゲートとコントロールゲートとを重ね切りで形成する際の基版の削れが防止されるため、接合リーク電流の発生やソース領域の断線が防止され、MOS・EPROMの製造歩留りが向上する。

(4) . 上記した M O S ・ E P R O M を 製造する 窓、 版 あ ら か じ め 、 コ ン ト ロール ゲート に 用 い る る 窓 で で 砂 で 心 後 を 重 ね 切 り で で 形 成 で し ー ティング ゲート と で 形 成 ローティング ゲート と の 側壁 に スペーサ を 形 成 ロート と の 側壁 に スペーサ を 形 成 の 半 導 は を 彦 か て よ れ ば で き る た め 、 メ モ リ セ レ の の で 形 成 す る こ と が で き 、 M O S ・ E P R O M の 敬 細 化 が 促 進 さ れ る 。

4. 図面の簡単な説明。

第1図は本発明の一実施例である半導体装置の

特別平2-111075(8)

メモリセルアレイを示す半導体基板の要配平面図、 第2図は第1図のⅡ-Ⅱ級断面図、

第3図は第1図のロー田線断面図、

第4図(a)~(f)はこの半導体装置の製造方法を示す半導体基板の要部断面図、

第 5 図(a)~(f)は同じく、この半導体装置の製造 方法を示す半導体基板の要部断面図、

第 6 図は本発明の他の実施例である半導体装置のメモリセルアレイを示す半導体基板の要部平面 図

第7回は第6回のVI-VI線断面図、

第8図は第6図の1四-1四線断面図、

第9図(a)~(d)はこの半導体装置の製造方法を示す半導体基版の要部断面図、


第1 0 図(a)~(d)は同じく、この半導体装置の製造方法を示す半導体基板の要部断面図、

第11図は従来の半導体装置を示す半導体基板 の略平面図、


第12図~第14図は従来の半導体装置の製造 方法を示す半導体基版の略平面図である。 1. 30・・・半導体基板、2. 33・・・フィールド絶縁膜、3. 36・・・コントロールゲート、4. 35・・・フローティングゲート、5. 31・・・ソース領域、6. 32・・・ドレイン領域、7a. 7b. 34・・・コンタクトホール、8・・・アウエル、9・・・チャネルストッパ領域、10・・・ゲート絶縁膜、11・・・チャネルドープ層、12. 14. 15・・・絶縁膜、13・・・スペーサ、16・・・BPSG膜、17・・・パッシペーション膜、18・・・酸化膜、19. 37・・・ポリシリコン膜、DL・・・データ線、SL・・・共通ソース線、WL・・・ワード線。

代理人 弁理士 筒 井 大 和


第 1 図




第 2 図




第 3 図





第 4 図







第 4 図







第 4 凶







第 5 図






第 5 図






第 5 図




第 6 図

12


10




第 7 図





第 9 図







第 9 図







第10図







第10図









特別平2-111075 (16)

